# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

# (54) MANUFACTURE OF SEMICONDUCTOR DEVICE


(43) 27.5.1992 (19) JP (11) 4-154124 (A)

(21) Appl. No. 2-279832 (22) 18.10.1990

(71) FUJITSU LTD (72) FUMIHIKO INQUE (51) Int. Cl<sup>2</sup>. H01L21/316,H01L29/788,H01L29/792

PURPOSE: To simultaneously form a gate oxide film on an Si substrate and an oxide film on a nitride film by a method wherein the oxide film on the nitride film and the gate oxide film are formed, the Si substrate and the nitride film formed on it are exposed to an atmosphere which contains chlorine, oxygen

and an inert gas and they are heated. CONSTITUTION: An element isolation film 2 is formed on an Si substrate 1; after that, a gate oxide film 3 is formed, by a thermal oxidation operation, in a region surrounded by it; and a floating gate 4 composed of polycrystalline Si is formed on the film 3. Then, the surface of the gate 4 is oxidized; a first oxide film 5 is formed; and as oxidation conditions at this time, dry oxygen which has been diluted with nitrogen or argon is used and an atmospheric temperature is set at 1000°C. After that, a nitride film 6 is grown on the film 5 so as to be overlapped with end parts of the film 2 on both sides; and at this time, ammonia and silane are used as raw-material gases and a temperature is set at 720°C. Then, the film 6 and the substrate 1 are oxidized simultaneously; and a second oxide film 8 is produced on the film 6 and a second gate oxide film 9 is produced on the substrate 1.



(54) FORMATION OF SILICON OXYNITRIDE FILM

(43) 27.5.1992 (19) JP (11) 4-154125 (A)


(21) Appl. No. 2-280400 (22) 18.10.1990

(71) NEC CORP (72) YASUHIDE DEN(1)

(51) Int. Cl. H01L21/318

PURPOSE: To obtain a silicon oxynitride film whose step coverage is excellent and to enhance the reliability of a semiconductor device by a method wherein, when the silicon oxynitride film is formed by a plasma CVD method, organic silane is used as a raw-material gas.

CONSTITUTION: An oxide film 3 is applied onto a silicon substrate 4. While an Al film 2 whose width is, e.g. at 1.0 mm, whose height is, e.g. at 0.65 mm and whose interval is, e.g. at 1.0 m is used as a substratum on it, a silicon oxynitride film 1 having a film thickness of 0.55 mm is formed, by using a plasma CVD apparatus, on the silicon substrate 1 whose temperature has been set at 3007 by using a heating source 9. When the film is formed, tetraethoxysilane (Sil H<sub>5</sub>).) at 50SCCM, ammonia (NH<sub>2</sub>) at 2.0SLM and nitrous oxide (N<sub>2</sub>O) at 1.5LM are used, and they are fed to a treatment chamber 7 form a reactant-gas supply port 6. While the inside of the treatment chamber is set at 2.0 Top by using a vacuum pump 12, a high-frequency electric power of 500W is applied to an electrode plate 5. For this method, Si(OCH<sub>2</sub>), may be used instead of Si(OC<sub>2</sub>H<sub>2</sub>),



10t evacuation port, 3: high-frequency power supply. 10: evacuation substrate stand. At gas supply. 5: evacuation

(54) SEMICONDUCTOR DEVICE

(43) 27.5.1992 (19) JP (11) 4-154126 (A)


(21) Appl. No. 2-280394 (22) 18.10.1990

(71) NEC CORP (72) MITSUOKI FUJITA (51) Int. Cl<sup>3</sup>. H01121;3205

PURPOSE: To avoid a disconnection due to a stress migration by a method wherein wiring having a three-layer structure which is composed of an aluminum film, a conductive film other than aluminum and an aluminum film is used

as electrode wiring formed at a semiconductor chip.

CONSTITUTION: An isolating film 2, by silicon oxide, which is used as the substratum of electrode wiring is formed on a silicon substrate 3; and an alumination of electrode wiring is formed on a silicon substrate 3; and an alumination of electrode wiring is formed on a silicon substrate 3; and an alumination of electrode wiring is formed on a silicon substrate 3; and an alumination of electrode wiring is formed on a silicon substrate 3; and an alumination of electrode wiring is formed on a silicon substrate 3; and an alumination of electrode wiring is formed at a semiconductor chip. num film 1-1, a high-melting-point metal silicide film 1-2a and an aluminum film 1-3 are y por-deposited continuously in a prescribed position on its surface. After that the laminated films are reshaped by using a photolithographic technique. nique and are used as electrode wiring 1. Their revealed face is covered with a cover film 4 to protect the wiring 1. Thereby, a disconnection due to a stress migration is prevented by means of the film 1-2a, and a contact defect and Sonding defect with reference to other wiring are reduced by the films 1-1, I-3 in its upper part and the lower part.





# @日本国特許庁(JP) 即特許出願公開

#### ❷公開特許公報(A) 平4-154124

Solnt, Cl. 3

強別記号

学業者等 S

… 庁内整理番号

❷公開 平成4年(1992)5月27日

H 01 L 21/316

29/788 29/792

8518-4M

H 01 L 29/78 7514-4M

muning in i

371

審査請求 未請求 請求項の数 3 (全6頁)

60発明の名称 Special .

1. 不可以 机多位进行 半導体装置の製造方法

②特 類 平2-279832

②出 順 平2(1990)10月18日

文彦 砂発 明 者

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

富士通株式会社 の出 願 人

神奈川県川崎市中原区上小田中1015番地

弁理士 并析 崇真一 20代 理 人

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

[1] Si基板(1) 及びはSi基板(1) 上に形成 された壁化膜(6)を、塩素収いは塩素を含む化合 物と職業と不活性ガスを含む1000℃以上の雰囲気 にさらずことにより、 はSi 差板(1)・上にゲート 酸化膜(9)を形成し、且つ同時に放棄化膜(6)上 に酸化膜(8) を形成することを特徴とする半導体 装置の製造方法。 アール・ボール

- 【2】前記塩素を含む化合物は塩化水素であり。 は塩化水素の自足酸素に対する比は。6階素☆3字に 対して塩化水素0,001 客以上:※1 客以下であるこ - とを特徴とする請求項 | 記載の半導体装置の製造 

(3) 育記室化膜(6) 及び育記室化膜(6) 上の酸 ・・・・・・ 化製(8) は、シスロニティングがかから(4)。とコントロ 対して塩化水素0,001 容以上、1客以下である半 → ルゲート(10)階の層間地域製の一部であるこ

とを特徴とする請求項1記載の半導体装置の製造

#### 3. 発明の詳細な説明

(長里)

半導体装置の製造方法に係り、特に窒化膜上の 酸化膜とゲート酸化膜を同時に形成する方法に関

**査化装上の酸化装厚のゲート酸化装厚に対する** 比を大きく形成する方法の提供を目的とし、

Si基板及びはSi基板上に形成された窒化膜 を、塩素或いは塩素を含む化合物と酸素と不活性 ガスを含む1000℃以上の雰囲気にさらすことによ り。はSi基板上にゲート酸化製を形成し、かつ 岡時に該産化膜上に酸化膜を形成する半導体装置 の製造方法により構成する。

また。資配塩素を含む化合物は塩化水素であり、 放塩化水素の貧紀酸素に対する比は。酸素1容に 事体技量の製造方法により構成する。

また、前記室化装及び育記室化装上の酸化装は。 フローティングゲートとコントロールゲート間の 層間絶縁膜の一部である半導体装置の製造方法に より構成する。

#### (産業上の利用分野)

本発明は半導体装置の製造方法に係り、特に窒 化製上の酸化製とゲート酸化製を同時に形成する 方法に関する。

近年の半導体デバイスの高集體化の要求に伴い。 デバイスの横方向の縮小のみならず縦方向の薄膜 化も要求されている。ところが、電源電圧は一定 であり。層間絶縁襲にかかる電解強度は高くなり。 そのため、薄くて襲質のよい絶縁襲が要求されて いる。

#### 〔従来の技術〕

従来, EPROM(Erasable Programmable Read-Only Memory) の層間絶縁襲は、フローティ ングゲートである 本非シルコンを酸化して形成し

# 第2の酸化膜8:20人

第2の酸化膜は、900 ℃程度の水蒸気雰囲気で 室化膜6を酸化することにより形成する。

ところで、工数削減をもくろみ、第2の酸化膜 の形成と同時に周辺トランジスタの第2のゲート 酸化襞9を形成しようとすると問題を生じる。即 ち、宝化賞 6 上に第2の酸化質 8 を 2 0 人の厚さ に形成する時、Si基板1上には第2のゲート酸 化膜 9 が約2000人の厚さに形成されてしまう。こ れではゲート酸化製が厚過ぎて周辺トランジスタ として根蛇しない。また。<u>第2のゲート酸化膜9</u> の厚さを<u>200~300 人</u>とするように酸化条件を**設** 定すると、今度は第2の酸化膜8の厚さが12人 程度と薄くなり。 フローティングゲート4から電 荷が抜けてしまうという問題を生じる。 🌣

# (発明が解決しようとする課題)

従って、従来方法では窒化薬6上の第2の酸化 顕 8 と、Si基板1上の第2のゲート酸化膜9モ 岡時に形成することができず。塩化菓8上の第2 - 放塩化水素の食足酸素に対する比は、酸素1容に

ていたが、ポリシリコン酸化粧はフローティング ゲートのエッジ部での電界集中の影響により、こ のエッジ部からフローティングゲート中の電荷か 売抜けてしまうという問題があった。そこで、エッ 膜として酸化膜/窒化膜/酸化膜の3層襞が用い 。 られるようになってきている。

第3図はEPROMの新面図を示し、lはSi 差板。2は素子分離膜、3は第1のゲート酸化膜。 中はアローティングゲート、5は第1の酸化製、 ☆6は窒化装。8は第2の酸化膜。9は第2のゲー 🦥 ト酸化製。1例をロジットロールゲード、上のタート電気の - 広福。12はソース・ドレイン領域、13は絶縁膜。14 はソース・ドレイン電価を表す。

第1の酸化膜5と変化膜6と第2の酸化膜8は フローティングゲート4とコントロールゲート10 間の層間絶縁膜を形成している。各膜の厚さは、 例えば、次の如くである。

第1の酸化膜5:100 Å

· 空化膜 6 : 100 Å

の酸化膜8とSi基板1上の第2のゲート酸化膜 9 は別々に工程で形成する必要があり、工程が煩 錐になっていた。

本発明は、窒化膜 6 上の第2 の酸化膜 8 とSi 基板1上の第2のゲート酸化膿9を同時に形成し、 第2のゲート酸化膜9を機能する程度に薄く、し かも第2の酸化膜8をフローティングゲート4か ら電荷が抜けない程度に厚く形成する方法を提供 することを目的とする。

### (課題を解決するための手段)

上記課題は、Si基板1及び装Si基板1上に 形成された変化額-6.を。塩素収いは塩素を含む化・ 合物と職業と不活性ガスを含む1000で以上の雰囲 <u>気にさらす</u>ことにより、跛Si基板1上にゲート 酸化膜 9 を形成し、かつ同時に装度化質 6 上に酸 化膜 8 を形成する半導体装置の製造方法によって 

『『『また。 育尼塩素を含む化合物は塩化水素であり。

対して塩化水素0,001 容以上。1 容以下である半 導体装置の製造方法によって解決される。

また、何記室化額6及び前記室化額6上の酸化 額8は、フローティングゲート4とコントロール ゲート10間の層面絶縁膜の一部である半導体装置 の製造方法によって解決される。

Sec. 53. 18. 18. 18.

#### (作用)

Si基板1上にゲート酸化膜9及び窒化膜6上に酸化膜8を同時に形成する際、塩素取いは塩素を含む化合物と酸素と不活性ガスを含む芽囲気を用いる場合により、水蒸気を用いる場合により、水蒸気を用いる場合により、水蒸気を用いる場合にはある。その厚さにより、水流気ができる。その原さはフローティングゲート4から電荷が抜けない程度に厚く、ゲート酸化膜9の厚さはトランジスタとして機能する程度に薄く形成する。

さらに、酸化膜 8 の厚さのゲート酸化膜 9 の厚 さに対する比は酸化膜を形成する際の雰囲気の温

面図であり、さらに詳しくは紫外線消去型ROM 形成の工程順断面図である。以下、これらの図を 参照しながら、紫外線消去型EPROM形成の概 略を説明する。

#### 第2図(a) 参照

Si基板1にLOCOS法により素子分離膜2 を形成した後、<u>熱酸化法によりSi基板1上に事</u> 1のゲート酸化膜3を形成する。第1のゲート酸 化膜3の厚さは、例えば、200 人である。

気相成長法によりフローティングゲートとなる 成出Sii を、例えば、1000人の厚さに成長し、不 純物として頃を導入する。頃を拡散した後、ポリ Si をパターニングして、ついでディーングゲートでは 本を形成する。

#### 第2図(b) 参照

フローティングゲート 4 の表面を<u>熱酸化して</u>。 第1 の酸化酸(ボトムのポリSi酸化酶)5 を形 成する。酸化条件は、例えば、次の如くである。 度が高い程大きくなり、1000で以上で大きな効果を生む。一方、酸化製の成長速度は雰囲気の温度が高い程大きくなって成長襲厚の制御が難しくなる。そこで、不活性ガスで酸化性ガスを希釈し、不活性ガスの割合を増加して成長速度を抑制するようにする。

また、本発明の方法は、フローティングゲート 4 とコントロールゲート10間の層間絶縁膜の一部 である窒化膜の上に酸化膜、周辺トランジスタを 形成する領域のSi基板1上にゲート酸化膜を同 時に形成する工程に、極めて有効に適用すること ができる。

#### (実施例)

第2図(a)~(f)はEPROM形成の工程順断

酸化雰囲気:窒素またはアルゴンで希釈し

た乾燥酸素

雰囲気温度:1000℃

酸化製の厚さ:100 Å

次に、全面に例えばアンモニア (NH<sub>1</sub>)とシラン (SiH<sub>4</sub>)を原料ガスとして気相成長法により、強化膜 8 を成長する。成長温度は、例えば、720  $^{\circ}$ C、成長膜厚は、例えば、100  $^{\circ}$ Aである。

### 第2図(c) 参照

レジスト7をマスクにして、周辺トランジスタ 領域の変化膜6と第1の酸化膜3をエッチングに より除去する。変化膜6の除去はドライエッチン グで行い。第1の酸化膜3の除去はフッ酸系の液 によるウェットエッチングにより行う。

### 「第2図(d) 多照

レジスト7を除去した後、変化膜8と周辺トランジスタ領域のSI基板1と毛側時に硬化し、窒化腺8上に第2の酸化膜8に周辺トランジスタ領域のSI基板1上に第2のゲート酸化膜9を形成

する。酸化条件は、例えば、次の如くである。

被化多圆条:随着.2.容.....

無水塩化水素1容

・窒素 1 0 容

雰囲気温度:1100℃

第-2-の酸化膜 8 の厚さ:25 Å

第2のゲート酸化膜 9の厚さ:300 Å

第2図(e) 参照

全面にポリSiを気相成長法により3000人の厚さに成長し、気相拡散により不純物として類を導入する。

その後域はSix をパターニングして、第2の酸化膜8上にコペトロールダート10、第2のゲート酸化膜9上に気流に電極はを形成する。

ゲート電極11両側のSi基板1に不純物として。 例えば、-ヒ素を導入し、ソース・ドレイン領域12 を形成する。

第2图(f) 参照

第1図より、従来の水底気に変えて無水塩化水 素添加の酸素を用いることにより、第1の酸化膜 の膜厚の第2のゲート酸化膜の膜厚に対する比を 大きくすることができることがわかる。

さらに、雰囲気温度を上げることによってもその比を大きくすることができ、1000℃とする時、効果が大きい。

一方、雰囲気の温度が高いと酸化膜の成長速度 が大きく制御しにくくなるので、塩素あるいはア ルゴンのような不活性ガスにより希釈する。

なお、酸素に対する塩化水素の比は、酸素1名に対して塩化水素0.001 容以上、1容以下であるべきである。0.001 容未満では効果がなく、1容より多いとSi基板1表面を荒らしてしまう。

なお、塩化水素に代えて塩素ガスを用いること もできる。 8/

第4回は第2の酸化膜のリーク特性を第2の酸化膜の膜厚をパラメータとして示したもので、酸化膜/窒化膜/酸化膜の3層膜にかかる電界強度に対して、その中を流れる電流の電流密度の関係

全面に絶縁襲13として、<u>気相成長法によりSiO。</u> 襲を成長し、ソース・ドレイン領域12に開口して ソース・ドレイン電極14を形成する。

このようにして、紫外線消去型ROMが形成できる。

なお、変化膜 6 上に第2 の酸化膜 8。周辺トランジスタ領域のSi 基板1上に第2 のゲート酸化膜 9 を同時に形成する際、雰囲気温度と時間を変えて第2 の酸化膜 8 の膜厚と第2 のゲート酸化膜 9 の膜厚の関係を詳細に調べた。

その結果を第1回に示す。比較のため、従来例 も示す。

曲線(a) ~(d) の条件は次の如くである。

(a) 1100℃ 酸素 2 容。無水塩化水素 1 容。 窒素 1 0 容

(b) 1000℃ (上に同じ)

(c) 900℃ (上に同じ)

(d) 900℃ 水蒸気 (従来例)

を示す。

第2の酸化膜の膜厚が12人の場合はリークが 大きく問題であるが、22人の場合の程度であれ ば、実用上問題が少ない。

さらに、第5図は第2の酸化度の膜厚とフローティングゲート4からの電荷損失の関係を示した もので、第2の酸化膜の膜厚30人の場合を基準 として示している。電荷損失は、例えばトランジ スタの関値電圧V:。の経時変化から評価すること ができる。

第2の酸化膜の膜厚が30人より大きいと、電 両損失が必ずしもゼロになるわけではないが、実 用上問題がない。一方、第2の酸化膜の膜厚が小 さ過ぎると電荷損失が大きく問題となる。

本発明の方法は、②ローニールグゲートをと コニンシュールゲート10回の層関絶縁襲の一部である 宣化襲の上に酸化膜、周辺トランジスタを形成する領域のSi基板1上にゲート酸化製を関時に形成するような、例えば、無外線病去型EPROMの製造工程に適用する時、極めて有効となり、工 数を削減し、製造を容易にする効果を要するもの である。

#### (発明の効果)

以上設明したように、本発明によれば、層面絶 経験を構成する室化膜上の酸化膜と周辺トラン スタのゲート酸化膜を同時に形成することが可能 となり、例えば、紫外線消去型EPROMの製造 工程に適用する時、工数を削減して製造を容易に する効果を要し、しかもフローティングゲートか らの電荷損失を少なくして信頼性の向上に寄与す るものである。


#### 4. 図面の簡単な説明

第1図は第2のゲート酸化膜の膜厚と第2の酸化膜の膜厚の関係を示す図。


第2図(a) ~(f) はEPROM形成の工程順断 面図。

第3図はEPROMの断面図。

第4回は第2の酸化膜のリーク特性.



第2の7~ト飲化限の展界と第2の敗化展の展界の関係 第 1 ②



EPROMの前面図 男 3 図

第5回は第2の酸化膿の膿原と電荷損失の関係 を示す図

である。

図において、

1はSi基板。

2 は素子分離膜.

3はゲート酸化装であって第1のゲート酸化膜。

1.

4はフローティングゲート.

5 は酸化膜であって第1の酸化膜。

6 は窒化膜。

7はレジスト.

8 は酸化膜であって第2の酸化膜。

9 はゲート酸化膜であって第2のゲート酸化膜。

10はコントロールゲート。

11はゲート電極。

12はソース・ドレイン領域。

13は絶縁課。

14はソース・ドレイン電艦

を表す。

代理人 并理士 并指真一 学校理

